(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-156255 (P2001-156255A)

(43)公開日 平成13年6月8日(2001.6.8)


(51) Int.Cl. ⁷	識別記号	F I	テーマコート*(参考)
H01L 27/04	:	H 0 3 K 5/13	5 B O 7 9
21/82	2	H01L 27/04	D 5F038
G06F 1/10	ı	G06F 1/04	330A 5F064
H01L 21/82	!	H 0 1 L 21/82	F 5J001
H03K 5/13	l e e e e e e e e e e e e e e e e e e e	27/04	V 5J039
	審查請以	マイン では オイン	(全 18 頁) 最終頁に続く
(21)出顯番号	特願平11-334078 平成11年11月25日(1999.11.25)	(72)発明者 橋立 修一	ノ門1丁目7番12号 ノ門1丁目7番12号 沖電気
		東京都港区虎 工業株式会社 (74)代理人 100086807 弁理士 柿本	•

(54) 【発明の名称】 半導体集積回路


(57)【要約】

【課題】 内部に供給されるクロック信号の遅延時間の ばらつきが少ない半導体集積回路を提供する。

【解決手段】 入力クロック供給路35を介して分配された入力クロック信号ICLKは、各タイミング調整回路36-0~36-mに与えられる。各タイミング調整回路36-0~36-mは、直列抵抗36a~36cとギャップ36d~36fを有する配線パターンが回路修正用領域に配置された構成となっている。この半導体集積回路の配線パターンを、集束イオンビーム装置で修正し、各タイミング調整回路36-0~36-mから同一位相の内部入力クロック信号CLKIが得られるように調整する。調整後の配線パターンを用いて製品としての半導体集積回路を製造する。



最終頁に続く



本発明の第1の実施形態の半導体集務協議

【特許請求の範囲】

【請求項1】 同一のタイミングで複数ビットの入力デ ータが並列に与えられる複数の入力端子と

前記入力データのタイミングを示す入力クロック信号が 与えられる入力クロック端子と、

前記複数の入力端子にそれぞれ接続され、該入力端子に 与えられた入力データを内部入力クロック信号の立上が りまたは立下がりのタイミングで保持する複数の入力手

前記入力クロック端子に与えられた入力クロック信号を 10 前記複数の入力手段に分配するための入力クロック分配

前記入力クロック分配手段と前記各入力手段との間にそ れぞれ設けられ、直列または並列に挿入された素子の接 続または切り離しにより、該入力クロック分配手段の分 配経路の相違によって生ずる前記入力クロック信号の遅 延時間の相違を補正し、前記入力データに同期した一定 タイミングの前記内部入力クロック信号を生成して該各 入力手段に供給するための調整可能な複数の入力クロッ ク供給手段とを、

備えたことを特徴とする半導体集積回路。

【請求項2】 前記各入力クロック供給手段は、半導体 基板上に形成された集積回路を修正するための回路修正 装置を用いた回路パターンの修正により、直列抵抗の挿 入または短絡、並列キャパシタの接続または切り離し、 或いは駆動用トランジスタの接続または切り離しが可能 な回路修正用領域を有することを特徴とする請求項1記 載の半導体集積回路。

【請求項3】 前記各入力クロック供給手段は、 ック信号を反転して出力する反転増幅部と、

電源電位と前記反転増幅部の電源端子との間に接続さ れ、該反転増幅部に電源を供給する第1のトランジスタ

前記電源電位と前記反転増幅部の電源端子との間に接続 され、それぞれ第1及び第2の制御信号に従って該反転 増幅部に対する電源の供給が制御される第2及び第3の トランジスタと、

接地電位と前記反転増幅部の接地端子との間に接続さ れ、該反転増幅部に電源を供給する第4のトランジスタ 40 ック供給手段と、

前記接地電位と前記反転増幅部の接地端子との間に接続 され、それぞれ第3及び第4の制御信号に従って該反転 増幅部に対する電源の供給が制御される第5及び第6の トランジスタと、

第1のヒューズを有し、該第1のヒューズが切断されて いないときには前記第2及び第5のトランジスタをオン 状態に制御し、該第1のヒューズが切断されたときには 該第2及び第5のトランジスタをオフ状態に制御するた めの前記第1及び第3の制御信号を出力する第1の制御 50 一定タイミングの前記内部入力クロック信号を生成して

部と、

第2のヒューズを有し、該第2のヒューズが切断されて いないときには前記第3及び第6のトランジスタをオフ 状態に制御し、該第2のヒューズが切断されたときには 該第3及び第6のトランジスタをオン状態に制御するた めの前記第2及び第4の制御信号を出力する第2の制御 部とを、

有することを特徴とする請求項1記載の半導体集積回

【請求項4】 同一のタイミングで複数ビットの入力デ ータが並列に与えられる複数の入力端子と、

前記入力データのタイミングを示す入力クロック信号が 与えられる入力クロック端子と、

前記複数の入力端子にそれぞれ接続され、該入力端子に 与えられた入力データを内部入力クロック信号の立上が りまたは立下がりのタイミングで保持する複数の入力手

前記入力クロック端子に与えられた入力クロック信号を 前記複数の入力手段に分配するための入力クロック分配 20 手段と、

前記入力クロック分配手段と前記各入力手段との間にそ れぞれ設けられ、該入力クロック分配手段で分配された 前記入力クロック信号に基づいて前記内部入力クロック 信号を生成して該各入力手段に供給する複数の入力クロ ック供給手段と.

複数ビットの出力データを並列に出力する複数の出力端 子と、

前記出力データの出力タイミングを示す出力クロック信 号が与えられる出力クロック端子と、

前記入力クロック分配手段から与えられる前記入力クロ 30 前記複数の出力端子にそれぞれ接続され、内部出力クロ ック信号に基づいて前記出力データを該出力端子に出力 する複数の出力手段と、

> 前記出力クロック端子に与えられた出力クロック信号を 前記複数の出力手段に分配するための出力クロック分配 手段と、

> 前記出力クロック分配手段と前記各出力手段との間にそ れぞれ設けられ、該出力クロック分配手段で分配された 前記出力クロック信号に基づいて前記内部出力クロック 信号を生成して該各出力手段に供給する複数の出力クロ

> 試験モードまたは通常モードを指定するモード信号によ って該試験モードが指定されたときに、前記入力手段に 保持されている前記入力データを前記出力データとして 前記出力手段へ与えるデータ折り返し手段とを、

備えたことを特徴とする半導体集積回路。

【請求項5】 請求項4記載の半導体集積回路における 各入力クロック供給手段は、前記入力クロック分配手段 の分配経路の相違によって生ずる前記入力クロック信号 の遅延時間の相違を補正して前記入力データに同期した

2

3

対応する前記入力手段に供給するための、切り離し可能 な複数の第1の遅延素子を有することを特徴とする半導 体集積回路。

【請求項6】 請求項5記載の半導体集積回路における 各入力クロック供給手段に、

前記入力クロック分配手段から前記第1の遅延素子を通 して与えられる前記入力クロック信号を反転して出力す る第1の反転増幅部と、

相補的な導電型の第1及び第2のトランジスタで構成さ れ、前記第1の反転増幅部の出力信号を更に反転して前 10 記内部入力クロック信号を生成する第2の反転増幅部 ٤.

前記第1のトランジスタに並列に接続され、ヒューズ切 断により切り離し可能な単数または複数の該第1のトラ ンジスタと同一の導電型の第3のトランジスタと、

前記第2のトランジスタに並列に接続され、ヒューズ切 断により切り離し可能な単数または複数の該第2のトラ ンジスタと同一の導電型の第4のトランジスタとを、 設けたことを特徴とする半導体集積回路。

【請求項7】 請求項4、5または6記載の半導体集積 20 徴とする半導体集積回路。 回路における各出力クロック供給手段は、前記出力クロ ック分配手段の分配経路の相違によって生ずる前記出力 クロック信号の遅延時間の相違を補正して同一タイミン グの前記内部出力クロック信号を生成して対応する前記 出力手段に供給するための、切り離し可能な複数の第2 の遅延素子を有することを特徴とする半導体集積同路。

【請求項8】 請求項7記載の半導体集積回路における 各出力クロック供給手段に、

前記出力クロック分配手段から前記第2の遅延素子を通 る第3の反転増幅部と、

相補的な導電型の第5及び第6のトランジスタで構成さ れ、前配第3の反転増幅部の出力信号を更に反転して前 記内部入力クロック信号を生成する第4の反転増幅部 ٤.

前記第5のトランジスタに並列に接続され、ヒューズ切 断により切り離し可能な単数または複数の該第5のトラ ンジスタと同一の導電型の第7のトランジスタと、

前記第6のトランジスタに並列に接続され、ヒューズ切 断により切り離し可能な単数または複数の該第6のトラ 40 ンジスタと同一の導電型の第8のトランジスタとを、 設けたことを特徴とする半導体集積回路。

【請求項9】 請求項4、5、6、7または8記載の半 導体集積回路における前記入力クロック端子と前記入力 クロック分配手段との間に、一定の位相遅延を挿入する ための切り離しにより調整可能な複数の第3の遅延素子 を有する第1の遅延手段を設けたことを特徴とする半導 体集積回路。

【請求項10】 請求項9記載の半導体集積同路におけ る入力クロック供給手段に、

前記入力クロック分配手段から与えられる前記入力クロ ック信号を反転して出力する第5の反転増幅部と、

相補的な導電型の第9及び第10のトランジスタで構成 され、前記第5の反転増幅部の出力信号を更に反転して 前記内部入力クロック信号を生成する第6の反転増幅部

前記第9のトランジスタに並列に接続され、ヒューズ切 断により切り離し可能な単数または複数の該第9のトラ ンジスタと同一の導電型の第11のトランジスタと、

前記第10のトランジスタに並列に接続され、ヒューズ 切断により切り離し可能な単数または複数の該第10の トランジスタと同一の導電型の第12のトランジスタと を、

設けたことを特徴とする半導体集積回路。

【請求項11】 請求項4、5、6、7、8、9または 10記載の半導体集積回路における前記出力クロック端 子と前記出力クロック分配手段との間に、一定の位相遅 延を挿入するための切り離しにより調整可能な複数の第 4の遅延素子を有する第2の遅延手段を設けたことを特

【請求項12】 請求項11記載の半導体集積回路にお ける出力クロック供給手段に、

前記出力クロック分配手段から与えられる前記出力クロ ック信号を反転して出力する第7の反転増幅部と、

相補的な導電型の第13及び第14のトランジスタで構 成され、前記第7の反転増幅部の出力信号を更に反転し て前記内部入力クロック信号を生成する第8の反転増幅 部と、

前記第13のトランジスタに並列に接続され、ヒューズ して与えられる前記出力クロック信号を反転して出力す 30 切断により切り離し可能な単数または複数の該第13の トランジスタと同一の導電型の第15のトランジスタ

> 前記第14のトランジスタに並列に接続され、ヒューズ 切断により切り離し可能な単数または複数の該第14の トランジスタと同一の導電型の第16のトランジスタと

設けたことを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路、 特にその内部の入出力回路に同一位相でクロック信号を 供給するためのクロック供給技術に関するものである。 [0002]

【従来の技術】複数の半導体集積回路間における並列デ ータ転送では、基準となるクロック信号に同期してデー タを入出力することが一般的である。例えば、クロック 信号のレベル "L" からレベル "H" への立ち上がりの タイミングでデータを入力する場合、データを誤りなく 確実に転送するために、このクロック信号の立ち上がり 50 前後の所定時間、転送すべきデータのレベルを一定に保

つ必要がある。立ち上がり前の所定時間はセットアップ タイム、立ち上がり後の所定時間はホールドタイムと呼 ばれている。

【0003】半導体集積回路技術の向上に伴い、セット アップタイム及びホールドタイムの短縮が行われ、これ によってデータ転送時間の短縮が可能になってきてい る。但し、並列データ転送では、データを入出力するた めの入出力回路に対して同一位相のクロック信号を供給 しなければ、セットアップタイム及びホールドタイムの 短縮によるデータ転送時間の短縮の効果は得られない。 即ち、各入出力回路に供給されるクロック信号の位相に ばらつきがあると、そのばらつきを見込んで実際のデー タ転送周期を設定せざるを得ず、結果としてデータ転送 時間が長くなってしまう。

【0004】一方、集積回路の規模の増大に伴い、デー タを入出力するための入出力回路に対するクロック信号 の供給経路が長大かつ複雑化しており、各入出力回路に クロック信号を同一位相で供給するために、従来、この 供給経路の長さが等しくなるように回路配置を工夫した を挿入する等の方法が行われている。

【0005】例えば図2は、特開平10-228449 号公報に記載された従来の半導体集積回路の構成図であ る。この半導体集積回路は、データを出力する駆動側半 導体装置10と、そのデータを受信する受信側半導体装 置20とに分かれている。駆動側半導体装置10は、ク ロック信号CLKを生成するクロック源11と、このク ロック信号CLKの位相を所定量だけずらしたシフトク ロック信号SCKを発生させるシフトクロック発生回路 ク信号SCKは、スイッチ13に与えられ、外部から与 えられるモード信号MODによっていずれか一方が選択 されるようになっている。

【0006】また、駆動側半導体装置10は、出力デー タを生成する内部論理回路 14 と、調整用のダミーデー タを発生するダミー出力発生回路 15を有している。内 部論理回路14とダミー出力発生回路15の出力側は、 モード信号MODで制御されるスイッチ16の入力側に 接続されている。スイッチ16の出力側は、受信側半導 るための出力回路17-0,…,17-nの入力側に接 続されている。とれらの出力回路17-0~17-n は、スイッチ13で選択されたクロック信号CLK、ま たはシフトクロック信号SCKに同期してデータを出力 するものである。

【0007】一方、受信側半導体装置20は、駆動側半 導体装置 1 0 からクロック信号CLKが与えられるクロ ック入力回路21と、複数ビットのデータが並列に与え られる入力回路22-0, …, 22-nを有している。

側半導体装置20内部に必要な内部クロック信号ICK を生成して供給するものである。内部クロック信号 I C Kは、クロック供給路23を介してタイミング調整回路 24-0, …, 24-nに供給されるようになってい る。各タイミング調整回路24-0~24-nは、それ ぞれ入力回路22-0, …, 22-nに隣接して配置さ れ、クロック供給路23における内部クロック信号IC Kの伝搬遅延量の相違を補正して、ほぼ同一タイミング で各入力回路22-0、…、22-nに内部クロック信 10 号 I C K を与えるためのものである。各タイミング調整 回路24-0~24-nは、内部クロック信号ICKの 1周期を複数に等分する遅延回路を有しており、この遅 延回路で遅延された内部クロック信号ICKを順次選択 して、対応する入力回路22-0~22-n に与えるこ

【0008】このような半導体集積回路では、例えば電 源投入直後の一定時間の間、モード信号MODが調整モ ードに設定される。これにより、駆動側半導体装置10 のスイッチ13ではシフトクロック信号SCKが選択さ り、必要に応じてクロック供給経路中に所定の遅延回路 20 れ、スイッチ16ではダミー出力発生回路15側が選択 される。これにより、出力回路17-0~17-nか ら、シフトクロック信号SCKの立上がりに同期して調 整用のダミーデータが出力される。

とができるようになっている。

【0009】一方、受信側半導体装置20のクロック入 力回路21では、駆動側半導体装置10から与えられた クロック信号CLKに基づいて内部クロック信号ICK が生成され、クロック供給路23を介してタイミング調 整回路24-0~24-nに供給される。タイミング調 整回路24-0~24-nにおいて、遅延回路から出力 12を有している。クロック信号CLKとシフトクロッ 30 されるタイミング調整用のクロック信号が順次選択して 各入力回路 $22-0\sim22-n$ に与えられる。そして、 駆動側半導体装置10側の出力回路17-0~17-n から与えられた調整用のダミーデータが正常に入力され た状態で、各タイミング調整回路24-0~24-nの 出力するクロック信号が固定され、クロック信号のタイ ミング調整が完了する。

【0010】電源投入後、一定時間が経過すると、モー ド信号MODは通常モードに設定される。これにより、 駆動側半導体装置10のスイッチ13はクロック信号C 体装置20に対して複数ビットのデータを並列に出力す 40 LK側に、スイッチ16は内部論理回路14側に切り替 えられる。そして、通常の動作が開始され、内部論理回 路14で生成されたデータが、クロック信号CLKの立 上がりに同期して出力回路17-0~17-nから出力 される。一方、受信側半導体装置20の各入力回路22 -0~22-nにおいては、調整済みの各タイミング調 整回路24-0~24-nからそれぞれ与えられるクロ ック信号に基づいて、データの入力が行われる。

[0011]

【発明が解決しようとする課題】しかしながら、従来の クロック入力回路21は、クロック信号CLKから受信 50 半導体集積回路では、次のような課題があった。即ち、

電源投入後には常に一定時間の間、モード信号MODに よって調整モードを設定し、タイミング調整処理を行わ なければならず、通常動作の開始までに所定の時間が必 要であった。更に、これらの調整処理を行うための制御 が必要であり、そのための制御回路が複雑になってい た。本発明は、前記従来技術が持っていた課題を解決 し、実測した伝搬遅延量に基づいて個々の遅延回路の遅 延量を設定することにより、遅延時間のばらつきの少な い半導体集積回路を提供するものである。

[0012]

【課題を解決するための手段】前記課題を解決するため に、本発明の内の第1の発明は、半導体集積回路におい て、同一のタイミングで複数ビットの入力データが並列 に与えられる複数の入力端子と、前記入力データのタイ ミングを示す入力クロック信号が与えられる入力クロッ ク端子と、前記複数の入力端子にそれぞれ接続され、該 入力端子に与えられた入力データを内部入力クロック信 号の立上がりまたは立下がりのタイミングで保持する複 数の入力手段と、前記入力クロック端子に与えられた入 入力クロック分配手段と、前記入力クロック分配手段と 前記各入力手段との間にそれぞれ設けられ、直列または 並列に挿入された素子の接続または切り離しにより、該 入力クロック分配手段の分配経路の相違によって生ずる 前記入力クロック信号の遅延時間の相違を補正し、前記 入力データに同期した一定タイミングの前記内部入力ク ロック信号を生成して該各入力手段に供給するための調 整可能な複数の入力クロック供給手段とを、備えてい

集積回路を構成したので、次のような作用が行われる。 入力クロック端子に与えられた入力クロック信号は、入 カクロック分配手段を介して各入力クロック供給手段へ 伝達される。入力クロック分配手段の分配経路の相違に よって異なった遅延時間で各入力クロック供給手段へ伝 達された入力クロック信号は、それぞれの入力クロック 供給手段によって遅延時間の相違が補正され、同一のタ イミングの内部入力クロック信号が生成されて各入力手 段に供給される。一方、複数ビットの入力データは同一 接続された各入力手段に入力される。そして、とれらの 入力手段において、入力データは内部入力クロック信号 によって同一タイミングで保持される。

【0014】第2の発明では、第1の発明の半導体集積 回路における各入力クロック供給手段は、半導体基板上 に形成された集積回路を修正するための回路修正装置を 用いた回路パターンの修正により、直列抵抗の挿入また は短絡、並列キャパシタの接続または切り離し、或いは 駆動用トランジスタの接続または切り離しが可能な回路

発明の各入力クロック供給手段において次のような作用 が行われる。入力クロック分配手段を介して各入力クロ ック供給手段に伝達された入力クロック信号は、回路修 正用領域に設けられた直列抵抗や並列キャパシタ、ある いは駆動用トランジスタによってそれぞれ遅延時間が補 正されて、対応する入力手段に供給される。

8

【0015】第3の発明では、第1の発明の半導体集積 回路における各入力クロック供給手段は、前記入力クロ ック分配手段から与えられる前記入力クロック信号を反 10 転して出力する反転増幅部と、電源電位と前記反転増幅 部の電源端子との間に接続され、該反転増幅部に電源を 供給する第1のトランジスタと、前記電源電位と前記反 転増幅部の電源端子との間に接続され、それぞれ第1及 び第2の制御信号に従って該反転増幅部に対する電源の 供給が制御される第2及び第3のトランジスタと、次の ような第4、第5及び第6のトランジスタと、第1及び 第2の制御部都を有している。

【0016】第4のトランジスタは、接地電位と前記反 転増幅部の接地端子との間に接続され、該反転増幅部に カクロック信号を前記複数の入力手段に分配するための 20 電源を供給するものである。第5及び第6のトランジス タは、前記接地電位と前記反転増幅部の接地端子との間 に接続され、それぞれ第3及び第4の制御信号に従って 該反転増幅部に対する電源の供給が制御されるものであ る。第1の制御部は、第1のヒューズを有し、該第1の ヒューズが切断されていないときには前記第2及び第5 のトランジスタをオン状態に制御し、該第1のヒューズ が切断されたときには該第2及び第5のトランジスタを オフ状態に制御するための前記第1及び第3の制御信号 を出力するものである。第2の制御部は、第2のヒュー 【0013】第1の発明によれば、以上のように半導体 30 ズを有し、該第2のヒューズが切断されていないときに は前記第3及び第6のトランジスタをオフ状態に制御 し、該第2のヒューズが切断されたときには該第3及び 第6のトランジスタをオン状態に制御するための前配第 2及び第4の制御信号を出力するものである。

【0017】第3の発明によれば、第1の発明の各入力 クロック供給手段において次のような作用が行われる。 入力クロック分配手段を介して各入力クロック供給手段 に伝達された入力クロック信号は、第1~第3のトラン ジスタを介して電源電位に接続され、第4~第6のトラ タイミングで入力端子に与えられ、これらの入力端子に 40 ンジスタを介して接地電位に接続されて電源が供給され る反転増幅部で反転増幅される。との時、第1の制御部 中の第1のヒューズが切断されていなければ、第2及び 第5のトランジスタはオン状態となって、第1及び第4 のトランジスタとともに反転増幅部に対して電源が供給 される。第1のヒューズが切断されていれば、第2及び 第5のトランジスタはオフ状態となって電源供給から切 り離される。一方、第2の制御部中の第2のヒューズが 切断されていなければ、第3及び第6のトランジスタは オフ状態となって電源供給から切り離される。第2のヒ 修正用領域を有している。第2の発明によれば、第1の 50 ューズが切断されていれば、第3及び第6のトランジス

タはオン状態となって、第1及び第4のトランジスタと ともに、反転増幅部に対して電源が供給される。

【0018】第4の発明は、半導体集積回路において、 第1の発明と同様の複数の入力端子と、入力クロック端 子と、複数の入力手段と、入力クロック分配手段と、前 記入力クロック分配手段と前記各入力手段との間にそれ ぞれ設けられ、該入力クロック分配手段で分配された前 記入力クロック信号に基づいて前記内部入力クロック信 号を生成して該各入力手段に供給する複数の入力クロッ ック端子と、複数の出力手段と、出力クロック分配手段 と、複数の出力クロック供給手段と、データ折り返し手 段とを備えている。

【0019】出力端子は、複数ビットの出力データをそ れぞれ並列に出力するものである。出力クロック端子 は、前記出力データの出力タイミングを示す出力クロッ ク信号が与えられるものである。出力手段は、前記複数 の出力端子にそれぞれ接続され、内部出力クロック信号 に基づいて前記出力データを該出力端子に出力するもの 子に与えられた出力クロック信号を前記複数の出力手段 に分配するためのものである。

【0020】出力クロック分配手段は、前記出力クロッ ク端子に与えられた出力クロック信号を前記複数の出力 手段に分配するためのものである。出力クロック供給手 段は、前記出力クロック分配手段と前記各出力手段との 間にそれぞれ設けられ、該出力クロック分配手段で分配 された前記出力クロック信号に基づいて前記内部出力ク ロック信号を生成して該各出力手段に供給するものであ ドを指定するモード信号によって該試験モードが指定さ れたときに、前記入力手段に保持されている前記入力デ ータを前配出力データとして前配出力手段へ与えるもの

【0021】第4の発明によれば、次のような作用が行 われる。モード信号によって試験モードが指定される と、データ折り返し手段によって、入力手段の出力側が 出力手段の入力側に接続される。また、入力クロック端 子に与えられた入力クロック信号は、入力クロック分配 手段を介して各入力クロック供給手段へ伝達される。各 40 クロック供給手段において次のような作用が行われる。 入力グロック供給手段へ伝達された入力グロック信号 は、それぞれの入力クロック供給手段によって内部入力 クロック信号が生成されて各入力手段に供給される。一 方、複数ビットの入力データは同一タイミングで入力端 子に与えられ、これらの入力端子に接続された各入力手 段に入力される。そして、これらの入力手段において、 入力データは内部入力クロック信号に同期して保持され る。入力手段に保持された入力データはデータ折り返し 手段を介して出力データとして出力手段に与えられる。

クロック信号は、出力クロック分配手段を介して各出力 クロック供給手段へ伝達される。各出力クロック供給手 段へ伝達された出力クロック信号は、それぞれの出力ク ロック供給手段によって内部出力クロック信号が生成さ れて各出力手段に供給される。一方、出力手段に与えら れた複数ビットの出力データは、内部出力クロック信号 に同期して同一タイミングで出力端子に出力される。

【0023】第5の発明は、第4の発明の半導体集積回 路における各入力クロック供給手段を、前記入力クロッ ク供給手段と、次のような複数の出力端子と、出力クロ 10 ク分配手段の分配経路の相違によって生ずる前記入力ク ロック信号の遅延時間の相違を補正して前記入力データ に同期した一定タイミングの前記内部入力クロック信号 を生成して対応する前記入力手段に供給するための、切 り離し可能な複数の第1の遅延素子を有する構成にして いる。

【0024】第5の発明によれば、第4の発明の各入力 クロック供給手段において次のような作用が行われる。 入力クロック分配手段を介して与えられた入力クロック 信号は、その入力クロック分配手段の分配経路によって である。出力クロック分配手段は、前記出力クロック端 20 生ずる遅延時間の相違が、切り離し可能な複数の第1の 遅延素子によって補正され、入力データに同期した一定 タイミングの内部入力クロック信号が生成される。そし て、内部入力クロック信号は、それぞれ対応する入力手 段に供給される。

【0025】第6の発明は、第5の発明の半導体集積回 路における各入力クロック供給手段に、前記入力クロッ ク分配手段から前記第1の遅延素子を通して与えられる 前記入力クロック信号を反転して出力する第1の反転増 幅部と、相補的な導電型の第1及び第2のトランジスタ る。データ折り返し手段は、試験モードまたは通常モー 30 で構成され、前記第1の反転増幅部の出力信号を更に反 転して前記内部入力クロック信号を生成する第2の反転 増幅部と、前記第1のトランジスタに並列に接続され、 ヒューズ切断により切り離し可能な単数または複数の該 第1のトランジスタと同一の導電型の第3のトランジス タと、前記第2のトランジスタに並列に接続され、ヒュ ーズ切断により切り離し可能な単数または複数の該第2 のトランジスタと同一の導電型の第4のトランジスタと を設けている。

> 【0026】第6の発明によれば、第5の発明の各入力 入力クロック分配手段を介して与えられた入力クロック 信号は、その入力クロック分配手段の分配経路によって 生ずる遅延時間の相違が、切り離し可能な複数の第1の 遅延素子によって補正される。更に、第1及び第2の反 転増幅部によって遅延時間の補正と波形整形が行われ て、入力データに同期した一定タイミングの内部入力ク ロック信号が生成される。そして、内部入力クロック信 号は、それぞれ対応する入力手段に供給される。

【0027】第7の発明は、第4~第6の発明の半導体 【0022】また、出力クロック端子に与えられた出力 50 集積回路における各出力クロック供給手段を、前記出力

クロック分配手段の分配経路の相違によって生ずる前記 出力クロック信号の遅延時間の相違を補正して同一タイ ミングの前記内部出力クロック信号を生成して対応する 前記出力手段に供給するための、切り離し可能な複数の 第2の遅延素子を有する構成にしている。

【0028】第7の発明によれば、第4~第6の発明の 各出力クロック供給手段において次のような作用が行わ れる。出力クロック分配手段を介して与えられた出力ク ロック信号は、その出力クロック分配手段の分配経路に よって生ずる遅延時間の相違が、切り離し可能な複数の 10 第2の遅延素子によって補正され、同一タイミングの内 部出力クロック信号が生成される。そして、内部出力ク ロック信号は、それぞれ対応する出力手段に供給され

【0029】第8の発明は、第7の発明の半導体集積回 路における各出力クロック供給手段に、前記出力クロッ ク分配手段から前記第2の遅延素子を通して与えられる 前記出力クロック信号を反転して出力する第3の反転増 幅部と、相補的な導電型の第5及び第6のトランジスタ で構成され、前記第3の反転増幅部の出力信号を更に反 20 転して前記内部入力クロック信号を生成する第4の反転 増幅部と、前記第5のトランジスタに並列に接続され、 ヒューズ切断により切り離し可能な単数または複数の該 第5のトランジスタと同一の導電型の第7のトランジス タと、前記第6のトランジスタに並列に接続され、ヒュ ーズ切断により切り離し可能な単数または複数の該第6 のトランジスタと同一の導電型の第8のトランジスタと を設けている。

【0030】第8の発明によれば、第7の発明の各出力 クロック供給手段において次のような作用が行われる。 出力クロック分配手段を介して与えられた出力クロック 信号は、その出力クロック分配手段の分配経路によって 生ずる遅延時間の相違が、切り離し可能な複数の第2の 遅延素子によって補正される。更に、第3及び第4の反 転増幅部によって遅延時間の補正と波形整形が行われ て、同一タイミングの内部出力クロック信号が生成され る。そして、内部出力クロック信号は、それぞれ対応す る出力手段に供給される。

【0031】第9の発明は、第4~第8の発明の半導体 手段との間に、一定の位相遅延を挿入するための切り離 しにより調整可能な複数の第3の遅延素子を有する第1 の遅延手段を設けている。第9の発明によれば、入力ク ロック端子に与えられた入力クロック信号は、第3の遅 延素子を通して遅延された後、入力クロック分配手段に 与えられて各入力クロック供給手段に分配される。

【0032】第10の発明は、第9の発明の半導体集積 回路における入力クロック供給手段に、前記入力クロッ ク分配手段から与えられる前記入力クロック信号を反転 して出力する第5の反転増幅部と、相補的な導電型の第 50 パターンを示す平面図、及び同図(c)は同図(b)に

9及び第10のトランジスタで構成され、前記第5の反 転増幅部の出力信号を更に反転して前記内部入力クロッ ク信号を生成する第6の反転増幅部と、前記第9のトラ ンジスタに並列に接続され、ヒューズ切断により切り離 し可能な単数または複数の該第9のトランジスタと同一 の導電型の第11のトランジスタと、前記第10のトラ ンジスタに並列に接続され、ヒューズ切断により切り離 し可能な単数または複数の該第10のトランジスタと同 一の導電型の第12のトランジスタとを設けている。

12

【0033】第10の発明によれば、第9の発明の半導 体集積回路において次のような作用が行われる。入力ク ロック分配手段から与えられた入力クロック信号は、第 5及び第6の反転増幅部によって波形の整形と遅延時間 の調整が行われ、内部入力クロック信号としてそれぞれ 対応する入力手段に供給される。

【0034】第11の発明は、第4~第10の発明の半 導体集積回路における出力クロック端子と出力クロック 分配手段との間に、一定の位相遅延を挿入するための切 り離しにより調整可能な複数の第4の遅延素子を有する 第2の遅延手段を設けている。第11の発明によれば、 出力クロック端子に与えられた出力クロック信号は、第 4の遅延素子を通して遅延された後、出力クロック分配 手段に与えられて各出力クロック供給手段に分配され

【0035】第12の発明は、第11の発明の半導体集 積回路における出力クロック供給手段に、前記出力クロ ック分配手段から与えられる前記出力クロック信号を反 転して出力する第7の反転増幅部と、相補的な導電型の 第13及び第14のトランジスタで構成され、前記第7 の反転増幅部の出力信号を更に反転して前記内部入力ク ロック信号を生成する第8の反転増幅部と、前記第13 のトランジスタに並列に接続され、ヒューズ切断により 切り離し可能な単数または複数の該第13のトランジス タと同一の導電型の第15のトランジスタと、前記第1 4のトランジスタに並列に接続され、ヒューズ切断によ り切り離し可能な単数または複数の該第14のトランジ スタと同一の導電型の第16のトランジスタとを設けて いる。

【0036】第12の発明によれば、第11の発明の半 集積回路における入力クロック端子と入力クロック分配 40 導体集積回路において次のような作用が行われる。出力 クロック分配手段から与えられた出力クロック信号は、 第7及び第8の反転増幅部によって波形の整形と遅延時 間の調整が行われ、内部出力クロック信号としてそれぞ れ対応する出力手段に供給される。

【発明の実施の形態】第1の実施形態

[0037]

図1(a)~(c)は、本発明の第1の実施形態を示す 半導体集積回路の構成図であり、同図(a)は回路構成 図、同図(h)は同図(a)中のタイミング調整回路の 13

おける断面X-Xを示す断面図である。以下、この半導 体集積回路の構成(i)、開発工程(ii)、及び動作 (iii)に分けて説明する。

【0038】(i) 構成

図1(a)に示すように、この半導体集積回路は、入力 クロック信号 I C L K が与えられる入力クロック端子3 1と、この入力クロック信号 I C L K に同期して、複数 ビットの入力データが並列に与えられる入力端子32-0、…、32-nを有している。入力クロック端子31 には、バッファアンプ33が接続され、入力端子32- 10 たたき出すスパッタリング現象を利用して保護膜やA I 0~32-nには、入力手段(例えば、フリップフロッ プ、以下、「FF」という) 34-0, …, 34-nが それぞれ接続されている。

【0039】バッファアンプ33は、入力クロック端子 31に与えられた入力クロック信号ICLKを、入力ク ロック分配手段(例えば、入力クロック供給路)35を 介してFF34-0等の内部回路に供給するために、所 定のレベルに増幅するものである。入力クロック供給路 35と、各FF34-0~34-nとの間には、それぞ れ入力クロック供給手段(例えば、タイミング調整回 路) 36-0. …, 36-nが設けられている。タイミ ング調整回路36-0~36-nは、入力クロック供給 路35の分配経路の相違によって生ずる入力クロック信 号ICLKの遅延時間の相違を補正し、入力データに同 期した一定タイミングの内部入力クロック信号CLKI を生成して、各FF34-0~34-nに与えるための ものである。

【0040】各タイミング調整回路36-0~36-n は同一の構成となっており、直列に接続された3個の抵 抗36a,36b,36cと、これらの抵抗36a,3 30 集積回路を試作する。 6b、36cを短絡または挿入するためのギャップ36 d, 36e, 36fで構成されている。各タイミング調 整回路36-0~36-nの出力側は、それぞれFF3 4-0~34-nのクロック端子に接続されている。各 FF34-0~34-nは、入力端子32-0~32nに入力された入力データを、クロック端子に与えられ る内部入力クロック信号CLKIの、例えば立ち上がり のタイミングで保持するものであり、それぞれの出力側 が内部論理回路37の入力側に接続されている。

【0041】例えばタイミング調整回路36-0は、図 40 【0046】(iii) 動作 1 (b) に示すように、開放されたギャップ36d、3 6 e と、短絡されたギャップ36 f が直線上に直列に接 続されたA1(アルミニウム)等のパターンによって形 成されている。また、図1(c)に示すように、これら のギャップ36 d~36 f は、半導体基板表面の絶縁膜 の直下に形成されている。更に、これらのギャップ36 $d\sim36$ fの下側の層には抵抗 $36a\sim36$ cを有する 抵抗層が形成されており、との抵抗層とパターン層との 間が、A1等の導電性材料で接続されている。

【0042】ギャップ36d~36fは、集積回路開発 50 データは、それぞれのFF34-0~34-nにおい

用の集束イオンビーム装置を用いて他の内部の回路に影 響を与えずに、容易に切断または接続が可能となるよう に、他の内部の回路とは区別された回路修正用領域に配 置されている。集束イオンビーム装置は、保護膜等の影 響を受けずに集積回路の切断と接続等のサブミクロンオ ーダーでの微細加工を可能とするものである。この集束 イオンビーム装置では、直径0.1µm程度に細く絞っ た集束イオンビームを加工対象物に照射することによっ て、固体表面からその固体を形成している原子や分子を 等の配線の切断を行うことができる。更に、この集束イ

オンビーム装置は、半導体基板表面に高効率ガス銃によ

って原料ガスを吹き付け、集束イオンビームを局所的に

照射することによって、その照射領域のみに金属膜を形

成させて回路の接続を行うことができるようになってい

14

【0043】図1(b)に示すように、切断または接続 箇所を明確に識別するとともに、切断または接続を確実 に行うために、開放されたギャップ36d,36eの両 側のパターンの幅は広く形成し、また短絡されたギャッ プ36fのバターンは細く形成している。

【0044】(ji) 開発工程

まず、集積回路全体のレイアウト設計を行い、各FF3 4-0~34-nまでの入力クロック供給路35の配線 長の相違を算出する。算出した配線長の相違に基づい て、各タイミング調整回路36-0~36-n毎に必要 な遅延時間を算出する。算出した遅延時間を達成するた めのギャップ364~36 fの暫定的な短絡数と開放数 を決定する。以上のレイアウト設計に基づいて、半導体

【0045】次に、試作した半導体集積回路を、集積回 路開発用の集束イオンビーム装置を用いて評価し、各F F34-0~34-nによって、入力端子32-0~3 2-nに入力された入力データが、ほぼ同一のタイミン グで入力されるように、それぞれのタイミング調整回路 36-0~36-nのギャップ36d~36fを逐次短 絡、或いは開放して調整する。調整終了後の各タイミン グ調整回路36-0~36-nのパターンを、最終的な 回路パターンとして決定する。

入力クロック端子31に与えられた入力クロック信号1 CLKは、バッファアンプ33で所定のレベルに増幅さ れた後、入力クロック供給路35を介して各タイミング 調整回路36-0~36-nに分配される。各タイミン グ調整回路36-0~36-nにおいて、それぞれのパ ターンに基づいた遅延時間が与えられ、内部入力クロッ ク信号CLKIとして対応するFF34-0~34-n のクロック端子に与えられる。一方、各入力端子32-0~32-nに同一タイミングで並列に与えられた入力 て、ほぼタイミングの一致した内部入力クロック信号C LKIに同期して保持される。各FF34-0~34nに保持された入力データは、内部論理回路37へ与え

【0047】以上のように、この第1の実施形態の半導 体集積回路は、正確に調整が可能なタイミング調整回路 36-0~36-nを有するため、入力クロック信号 I CLKの遅延時間のばらつきが少なく、高速データ転送 が可能であるという利点がある。更に、タイミング調整 って容易に調整可能なように構成されているので、評価 が簡単である。また、設計変更もタイミング調整回路3 6-0~36-nのギャップ36d~36fの短絡また は開放のみで済むので、設計開発時間の短縮が可能であ るという利点がある。

【0048】第2の実施形態

図3(a), (b)は、本発明の第2の実施形態を示す タイミング調整回路の構成図であり、同図(a)はその パターンを示す平面図、及び同図(b)は同図(a)に 調整回路は、第1の実施形態における図1(a)中のタ イミング調整回路36-0等に代えて用いられるもので ある。図3(b)に示すように、このタイミング調整回 路は、配線パターンを同一平面ではなく上下の2層を用 いて構成している。その他の構成は、第1の実施形態と 同様であり、同様の作用及び効果を有する。

【0049】第3の実施形態

図4は、本発明の第3の実施形態を示すタイミング調整 回路の構成図である。とのタイミング調整回路は、第1 36-0等に代えて用いられるものであり、入力クロッ ク供給路35から分配された入力クロック信号ICLK が、それぞれ共通にゲートに与えられる駆動用のNチャ ネルMOSトランジスタ(以下、「NMOS」という) 4la, 4lb, 4lcと、PチャネルMOSトランジ スタ (以下、「PMOS」という) 42a、42b、4 2cとを有している。各NMOS4la~4lcのソー スは電源電位VDDに、及び各PMOS42a~42c のソースは接地電位GNDにそれぞれ接続されている。 ップ43b, 43cを介して、また、各PMOS42 b, 42 cのドレインは、それぞれギャップ44b, 4 4 cを介して、インバータ45の入力側に接続されてい る。そして、インバータ45の出力側から内部入力クロ ック信号CLKIが出力されるようになっている。その 他の構成は、第1の実施形態と同様である。

【0050】とのタイミング調整回路におけるギャップ 43b, 43c, 44b, 44cの調整方法等は、第1 の実施形態と同様である。このタイミング調整回路で は、並列に接続されるNMOS41a~41c、及びP 50 がそれぞれ与えられるようになっている。制御部55

MOS42a~42cの数を制御することによって、遅 延時間を調整するようになっており、第1の実施形態と 同様の効果を有する。

16

【0051】第4の実施形態

図5は、本発明の第4の実施形態を示すタイミング調整 回路の構成図である。このタイミング調整回路は、第1 の実施形態における図1(a)中のタイミング調整回路 36-0等に代えて用いられるものであり、入力クロッ ク供給路35から分配された入力クロック信号ICLK 回路36-0~36-nは、集東イオンビーム装置によ 10 が与えられる端子46、内部入力クロック信号CLKI が出力される端子47、及び端子46、47を結ぶ配線 48を有している。更に、配線48と接地電位GNDと の間には、それぞれギャップ49a, 49b, 49cを 介してキャパシタ50a,50b,50cが接続されて いる。

【0052】とのタイミング調整回路におけるギャップ 49a~49cの調整方法等は、第1の実施形態と同様 である。このタイミング調整回路では、配線48と接地 電位GNDとの間に接続されるキャパシタ50a~50 おける断面Y-Yを示す断面図である。とのタイミング 20 cによる静電容量を制御することによって、遅延時間を 調整するようになっており、第1の実施形態と同様の効 果を有する。

【0053】第5の実施形態

図6は、本発明の第5の実施形態を示すタイミング調整 回路の構成図である。このタイミング調整回路は、第1 の実施形態における図1(a)中のタイミング調整回路 36-0等に代えて用いられるものであり、入力クロッ ク供給路35から分配された入力クロック信号ICLK を反転増幅する反転増幅部(例えば、インバータ)51 の実施形態における図1(a)中のタイミング調整回路 30 を有している。インバータ51は、NMOS51a及び PMOS51bで構成され、これらのNMOS51a及 びPMOS51bのゲートに、入力クロック信号ICL Kが共通に与えられている。NMOS51a及びPMO S51bのドレインは、インパータ52の入力側に共通 接続されており、このインバータ52の出力側から内部 入力クロック信号CLKIが出力されるようになってい

【0054】一方、NMOS51aのソースと電源電位 VDDとの間には、第1~第3のトランジスタ(例え 各NMOS41b, 41cのドレインは、それぞれギャ 40 ぱ、NMOS) 53a, 53b, 53cが並列に接続さ れている。また、PMOS51bのソースと接地電位G NDとの間には、第4~第6のトランジスタ(例えば、 PMOS) 54a, 54b, 54cが並列に接続されて いる。NMOS53aのゲートは接地電位GNDに固定 接続され、常にオン状態となるように設定されている。 また、PMOS54aのゲートは電源電位VDDに固定 接続され、常にオン状態となるように設定されている。 【0055】NMOS53b及びPMOS54bのゲー トには、第1の制御部55から第1及び第3の制御信号 は、縦続接続された2つのインバータ55a,55bを 有しており、前段のインバータ55aの入力側が抵抗5 5 cを介して電源電位VDDに接続されるとともに、第 1のヒューズ55dによって接地電位GNDに接続され ている。そして、インバータ558aの出力側から第1の 制御信号が出力されてNMOS53bのゲートに与えら れるようになっている。また、インバータ55bの出力 側から第3の制御信号が出力されてPMOS54 bのゲ ートに与えられるようになっている。

トには、第2の制御部56から第2及び第4の制御信号 がそれぞれ与えられるようになっている。制御部56 は、縦続接続された2つのインバータ56a、56bを 有しており、前段のインバータ56 a の入力側が抵抗5 6 cを介して電源電位VDDに接続されるとともに、第 2のヒューズ56 dによって接地電位GNDに接続され ている。そして、インバータ56aの出力側から第2の 制御信号が出力されてNMOS53cのゲートに与えら れるようになっている。また、インバータ5660出力 ートに与えられるようになっている。

【0057】次に、このタイミング調整回路の動作を説 明する。ヒューズ55d、56dがともに切断されてい ない場合、NMOS53b及びPMOS54bのゲート には、それぞれ"L"、"H"が印加され、これらのN MOS53b及びPMOS54bはオン状態である。一 方、NMOS53c及びPMOS54cのゲートには、 それぞれ "H" 、 "L" が印加され、これらのNMOS 53c及びPMOS54cはオフ状態である。とれによ り、インパータ51は、NMOS53a、53bを介し 30 【0062】(i) 構成 て電源電位VDDに接続されるとともに、PMOS54 a、54bを介して接地電位GNDに接続され、駆動用 の電源が供給される。

【0058】ヒューズ55dのみが切断された場合、N MOS53b及びPMOS54bのゲートには、それぞ れ "H", "L"が印加され、これらのNMOS53b 及びPMOS54bはオフ状態となる。一方、NMOS 53c及びPMOS54cのゲートには、それぞれ

"H", "L" が印加され、これらのNMOS53c及 バータ51は、NMOS53aを介して電源電位VDD に接続されるとともに、PMOS54aを介して接地電 位GNDに接続され、駆動用の電源が供給される。従っ て、ヒューズ550を切断することによって、インバー タ51に対する駆動用の電源の供給量を減ずることが可 能になり、これにより、入力クロック信号ICLKの遅 延時間を増加することができる。

【0059】ヒューズ56dのみが切断された場合、N MOS53b及びPMOS54bのゲートには、それぞ れ"L"、"H"が印加され、これらのNMOS53b 50 2に与えられるようになっている。

及びPMOS54bはオン状態である。一方、NMOS 53c及びPMOS54cのゲートには、それぞれ "L", "H"が印加され、これらのNMOS53c及 びPMOS54cはオン状態となる。これにより、イン バータ51は、NMOS53a、53b、53cを介し て電源電位VDDに接続されるとともに、PMOS54 a, 54b, 54cを介して接地電位GNDに接続さ れ、駆動用の電源が供給される。従って、ヒューズ56 dを切断することによって、インバータ51に対する駆 【0056】NMOS53c及びPMOS54cのゲー 10 動用の電源の供給量を増加することが可能になり、これ により、入力クロック信号ICLKの遅延時間を短縮す

18

【0060】以上のように、この第5の実施形態のタイ ミング調整回路は、ヒューズ55 d、56 dを切断する だけで、入力クロック信号ICLKの遅延時間を自由に 増減することができるので、内部入力クロック信号CL KIのタイミングをほぼ一定の範囲に調整することがで き、高速データ転送が可能であるという利点がある。更 に、入力クロック信号ICLKの遅延時間は、例えばレ 側から第4の制御信号が出力されてPMOS54cのゲ 20 一ザ切断装置等によってヒューズ55d,56dを切断 するだけで自由に増減することができるので、集束イオ ンビーム装置のような特殊な装置を必要とせず、工場に おける生産ラインでも容易に適用可能であるという利点 がある。

【0061】第6の実施形態

ることができる。

図7は、本発明の第6の実施形態を示す半導体集積回路 の構成図である。以下、この半導体集積回路の構成 (i)、調整方法(ii)、及び動作(iii)に分けて説明 する。

この半導体集積回路は、入力クロック部60、出力クロ ック部70、複数のデータ入出力部80-0, …, 80 -n、及び内部論理回路90を備えている。入力クロッ ク部60は、入力データのタイミングを示す入力クロッ ク信号 I C L K が与えられる入力クロック端子6 1 を有 し、この入力クロック端子61に位相補正回路62が接 続されるとともに、比較回路63の第1の入力側が接続 されている。位相補正回路62は、比較回路63から与 えられる比較結果の信号に従って入力クロック信号IC びPMOS54cはオフ状態である。これにより、イン 40 LKの位相を補正して出力するものであり、この出力側 にバッファアンプ64が接続されている。バッファアン ブ64の出力側には、第1の遅延手段(例えば、タイミ ング調整回路)65と、入力クロック分配手段(例え ば、入力クロック供給路)66が接続されている。タイ ミング調整回路65は、バッファアンプ64から出力さ れた入力クロック信号ICLKの位相を調整して比較回 路63の第2の入力側に与えるものである。そして、比 較回路63によって、その第1及び第2の入力側の位相 差を無くすような制御信号が生成されて位相補正回路6

【0063】出力クロック部70は、出力データのタイ ミングを示す出力クロック信号OCLKが与えられる出 カクロック端子71を有し、この出力クロック端子71 に位相補正回路72が接続されるとともに、比較回路7 3の第1の入力側が接続されている。位相補正回路72 及び比較回路73は、入力クロック部60における位相 補正回路62及び比較回路63と同様のものである。位 相補正回路72の出力側にはバッファアンプ74が接続 され、このバッファアンプイ4の出力側に第2の遅延手 段(例えば、タイミング調整回路)75と、出力クロッ 10 ク分配手段(例えば、出力クロック供給路)76が接続 されている。タイミング調整回路75は、バッファアン ブ74から出力された出力クロック信号〇CLKの位相 を調整して比較回路73の第2の入力側に与えるもので ある。そして、比較回路73によって、その第1及び第 2の入力側の位相差を無くすような制御信号が生成され て位相補正回路72に与えられるようになっている。

19

【0064】データ入出力部80-0~80-nはすべ て同一の構成であり、例えばデータ入出力部80-0 は、入力クロック信号ICLKに同期して外部から入力 20 データが与えられる入力端子81と、出力クロック信号 OCLKに同期して外部へ出力データを出力する出力端 子82を有している。入力端子81には、入力手段(例 えば、FF) 83の入力側が接続され、このFF83の クロック端子には、入力クロック供給路66から入力ク ロック供給手段(例えば、タイミング調整回路)84を 介して内部入力クロック信号CLKIが与えられるよう になっている。FF83は、例えば内部入力クロック信 号CLKIの立ち上がりのタイミングで、入力データを 路84は、入力クロック供給路66の分配経路の相違に 基づく入力クロック信号ICLKの遅延時間の相違を調 整して所定のタイミングの内部入力クロック信号CLK 1を生成してFF83に供給するものである。

【0065】FF83の出力側には、データ折り返し手 段(例えば、切替スイッチ)85が接続されている。切 替スイッチ85は、例えば3個のスイッチ85a,85 b, 85 c で構成され、外部から与えられるモード信号 MODによって試験モードが指定されたときに、FF8 すためのものである。また、切替スイッチ85は、モー ド信号MODによって通常モードが指定されたときに は、FF83から出力された入力データを内部論理回路 90へ与えるとともに、との内部論理回路90から出力 された出力データを出力端子82側へ出力するようにな っている。

【0066】切替スイッチ85の折り返し出力側には、 出力手段(例えば、FF)86の入力側が接続されてい る。FF86のクロック端子には、出力クロック供給路 76から出力クロック供給手段(例えば、タイミング調 50 カクロック信号ICLKの立ち上がりのタイミングが、

整回路)87を介して内部出力クロック信号CLKOが 与えられるようになっている。FF86は、例えば内部 出力クロック信号CLKOの立ち上がりのタイミング で、内部論理回路90からの出力データを保持して出力 端子82へ出力するものである。また、タイミング調整 回路87は、出力クロック供給路76の分配経路の相違 に基づく出力クロック信号OCLKの遅延時間の相違を 調整して所定のタイミングの内部出力クロック信号CL KOを生成してFF86に供給するものである。

【0067】この半導体集積回路は、更にモード信号M ODが与えられる制御端子88を有しており、この制御 端子88から各データ入出力部80-0~80-nの切 替スイッチ85にモード信号MODが共通に与えられる ようになっている。なお、この制御端子88は、後述す るように、製造段階においてタイミング調整同路65. 75,84,87を調整するときに、試験モードを設定 するためにのみ用いるものである。従って、調整が完了 した後は不要となるので、半導体集積回路の外部端子と して設ける必要はない。

【0068】図8は、図7中のタイミング調整回路6 5, 75, 84, 87の一例を示す構成図である。この タイミング調整回路は、ヒューズFi(但し、i=1, 2, …, 5) と遅延素子 (例えば、抵抗) R i とを直列 に接続し、このヒューズFiと抵抗Riの直列回路を5 個並列に接続した構成となっている。ヒューズFiは、 半導体基板上の所定の切断領域に配置されており、半導 体ウエハの製造工程における試験時にレーザ切断装置に よって個別に切断するととができるようになっている。 また、抵抗Riは、同一の抵抗値を有している。そし 保持して出力するものである。また、タイミング調整回 30 て、ヒューズFiの切断によって、このタイミング調整 回路の合成抵抗を変化させ、入力クロック信号ICLK 等の遅延時間を調整することができるようになってい る。

【0069】(ii) 調整方法

図9は、図7の調整時における動作を示すタイミングチ ャートである。以下、この図9を参照しつつ、図7の半 導体集積回路におけるタイミング調整回路65,84の 調整方法を説明する。タイミング調整回路65等の調整 は、半導体ウエハ上に回路が形成されて個別の半導体チ 3から出力された入力データを出力端子82側へ折り返 40 ップに切断する前の状態での試験時に行われる。試験時 には、半導体ウエハ試験装置のプローブを通して、半導 体集積回路の制御端子88に試験モード (例えば、

> "H")のモード信号MODを印加する。これにより、 各データ入出力部80-0~80-nの切替スイッチ8 5が折り返し状態に設定され、FF83の出力側がFF 86の入力側に直接接続されるとともに、内部論理回路 90はデータ入出力部80-0~80-nから切り離さ れる。

> 【0070】まず、図9中の期間T1に示すように、入

入力データの入力タイミング中の中心となるように入力 端子81からテストデータTDを入力する。これによ り、テストデータTDはFF83によって保持され、切 替スイッチ85を介してFF86に折り返される。FF 86に折り返されたテストデータTDは、出力クロック 信号OCLKの立ち上がりによってFF86に保持さ れ、出力端子82から出力データとして出力される。出 力端子82に出力された出力データが、入力端子81に 与えたテストデータTDと一致しているか否かをチェッ クし、入出力機能に問題が無いことのチェックを行う。 【0071】次に、図9中の期間T2に示すように、入 カクロック信号ICLKに対して、入力データの入力タ イミングを一定の間隔で段階的に遅らせる。そして、出 力端子82から出力される出力データが入力端子81に 与えたテストデータTDと一致しなくなる直前の入力タ イミングを測定する。この時のテストデータTDの入力 タイミングと入力クロック信号ICLKの立ち上がりま での時間がセットアップタイムとなる。セットアップタ イムは、各データ入出力部80-0~80-n毎に異な トアップタイムを測定記録する。

【0072】更に、図9中の期間T3に示すように、入 カクロック信号ICLKに対して、テストデータTDの 入力タイミングを一定の間隔で段階的に早める。そし て、出力端子82から出力される出力データが入力端子 81に与えたテストデータTDと一致しなくなる直前の 入力タイミングと入力クロック信号ICLKの立ち上が りまでの時間をホールドタイムとして測定する。ホール ドタイムは、各データ入出力部80-0~80-n毎に ホールドタイムを測定記録する。

【0073】とのようにして測定された各データ入出力 部80-0~80-nセットアップタイムとホールドタ イムから、調整基準値を決定する。各データ入出力部8 0-0~80-n毎に、セットアップタイムーホールド タイムを算出する。そして、算出した値の中で最も大き いもの、即ち最も遅延時間が大きいデータ入出力部80 - 1の値を調整基準値として決定する。その他の各デー タ入出力部80-0~80-n毎の算出値と、調整基準 値との差を算出し、その結果から各データ入出力部80 -0~80-nのタイミング調整回路84毎に、切断す るヒューズF1~F5の数を決定する。ヒューズF1~ F5の切断により、タイミング調整回路84の抵抗値が 増え、FF83に与えられる内部入力クロック信号CL K I が遅れ、すべてのデータ入出力部80-0~80nのFF83に与えられる内部入力クロック信号CLK Ⅰの位相が一致する。

【0074】次に、調整基準値に基づいてタイミング調 整回路65における切断すべきヒューズF1~F5の数

F5の切断により抵抗値が増え、比較回路63に入力さ れる入力クロック信号ICLKが遅れる。この遅れた入 カクロック信号 I C L K と、入力クロック端子6 1 から 与えられる入力クロック信号ICLKとが比較され、位 相補正回路62に対して補正用の制御信号が出力され る。これにより、バッファアンプ64から比較回路63 までに増加した遅延分だけ早い入力クロック信号ICL Kが、位相補正回路62から出力される。従って、入力 クロック供給路66を介して各データ入出力部80-0 10 ~80-nに与えられる入力クロック信号 ICLKのタ イミングは一律に早くなって、丁度入力データの入力タ

イミングの中心で、内部入力クロック信号CLKIが立

ち上がるようなタイミングが得られる。 【0075】また、タイミング調整回路75,87の調 整方法も、上記の方法とほぼ同様である。即ち、出力ク ロック端子71に与える出力クロック信号OCLKの立 ち上がりのタイミングを、基準となる出力クロック信号 OCLKから一定の間隔で段階的に早める。そして、出 力端子82から出力される出力データが入力端子81に るので、各データ入出力部80-0~80-n毎のセッ 20 与えたテストデータTDと一致しなくなる直前のタイミ ングと基準となる出力クロック信号〇CLKの立ち上が りまでの時間を最大データ出力時間として測定する。最 大データ出力時間は、各データ入出力部80-0~80 - n 毎に異なるので、各データ入出力部80-0~80 -n毎の最大データ出力時間を測定記録する。更に、基 準となる出力クロック信号OCLKに対して、出力クロ ック端子71に与える出力クロック信号OCLKのタイ ミングを一定の間隔で段階的に遅らせる。そして、出力 端子82から出力される出力データが入力端子81に与 異なるので、各データ入出力部80-0~80-n毎の「30」えたテストデータTDと一致しなくなる直前のタイミン グと基準となる出力クロック信号OCLKの立ち上がり までの時間を最小データ出力時間として測定する。最小 データ出力時間は、各データ入出力部80-0~80-

【0076】このようにして測定された各データ入出力 部80-0~80-nの最大データ出力時間と最小デー タ出力時間から、調整基準値を決定する。各データ入出 力部80-0~80-n毎に、最大データ出力時間-最 40 小データ出力時間を算出する。そして、算出した値の中 で最も大きいもの、即ち最も遅延時間が大きいデータ入 出力部80-iの値を調整基準値として決定する。その 他の各データ入出力部80-0~80-n毎の算出値 と、調整基準値との差を算出し、その結果から各データ 入出力部80-0~80-nのタイミング調整回路87 毎に、切断するヒューズF1~F5の数を決定する。ヒ ューズF1~F5の切断により、タイミング調整回路8 7の抵抗値が増え、FF86に与えられる内部出力クロ ック信号CLKOが遅れ、すべてのデータ入出力部80 を決定する。タイミング調整回路65のヒューズF1~ 50 -0~80-nのFF86に与えられる内部出力クロッ

n毎に異なるので、各データ入出力部80-0~80-

n毎の最小データ出力時間を測定記録する。

ク信号CLKOの位相が一致する。

【0077】次に、調整基準値に基づいてタイミング調 整回路75における切断すべきヒューズF1~F5の数 を決定する。タイミング調整回路75のヒューズF1~ F5の切断により抵抗値が増え、比較回路73に入力さ れる出力クロック信号OCLKが遅れる。この遅れた出 力クロック信号OCLKと、出力クロック端子71から 与えられる出力クロック信号OCLKとが比較され、位 相補正回路72に対して補正用の制御信号が出力され る。これにより、バッファアンプ74から比較回路73 までに増加した遅延分だけ早い出力クロック信号OCL Kが、位相補正回路72から出力される。従って、出力 クロック供給路76を介して各データ入出力部80-0 ~80-nに与えられる出力クロック信号〇CLKのタ イミングは一律に早くなって、丁度出力クロック信号O CLKのタイミングに一致するような内部出力クロック CLKO信号が得られる。

23

【0078】(iii) 動作

例えば、この半導体集積回路で入力データを入力する場 号ICLKは、位相補正回路62で位相補正され、更に バッファアンプ64で増幅されて、入力クロック供給路 66を介して各データ入出力部80-0~80-nのタ イミング調整回路84に分配される。このとき、比較回 路63及び位相補正回路62により、タイミング調整回 路65に設定された遅延時間分だけ入力クロック信号」 CLKの位相を早めるように位相補正が行われる。

【0079】各データ入出力部80-0~80-nのタ イミング調整回路84において、それぞれ調整された遅 延時間が与えられ、内部入力クロック信号CLKIとし 30 6の実施形態における図7中のタイミング調整回路6 て対応するFF83のクロック端子に与えられる。各デ ータ入出力部80-0~80-nの入力端子81に同一 タイミングで並列に与えられた入力データは、それぞれ のデータ入出力部80-0~80-nのFF83におい て、ほぼタイミングの一致した内部入力クロック信号C LKIに同期して保持される。各データ入出力部80-0~80-nのFF83に保持された入力データは、切 替スイッチ85を介して内部論理回路90へ与えられ

を出力する場合、出力クロック端子71に与えられた出 カクロック信号OCLKは、位相補正回路72で位相補 正され、更にバッファアンプ74で増幅されて、出力ク ロック供給路76を介して各データ入出力部80-0~ 80-nのタイミング調整回路87に分配される。この とき、比較回路73及び位相補正回路72により、タイ ミング調整回路75に設定された遅延時間分だけ出力ク ロック信号〇CLKの位相を早めるように位相補正が行

イミング調整回路87において、それぞれ調整された遅 延時間が与えられ、内部出力クロック信号CLKOとし て対応するFF86のクロック端子に与えられる。一 方、内部論理回路90から各データ入出力部80-0~ 80-nの切替スイッチ85を介してそれぞれのFF8 6に与えられた出力データは、タイミングの一致した内 部出力クロック信号CLKOに同期して保持される。そ して、各出力端子82から同一タイミングで並列に出力 される。

【0082】以上のように、この第6の実施形態の半導 体集積回路は、正確に調整が可能なタイミング調整回路 65, 75, 84, 87を有するため、位相差のない内 部入力クロック信号CLKI及び内部出力クロック信号 CLKOを生成することができ、遅延時間のはらつきが 少なく、高速データ転送が可能であるという利点があ

【0083】更に、タイミング調整回路65,75,8 4.87は、半導体ウエハの試験時にレーザ切断装置等 によって個別に調整可能なように構成されているので、 合、入力クロック端子61に与えられた入力クロック信 20 製品毎のばらつきを小さくすることができるという利点 がある。しかも、調整時には入力クロック信号ICLK に対して入力データのタイミングをずらして保持し、切 替スイッチ85で折り返される出力データをチェックす るようにしているので、低速の試験装置を用いて正確に セットアップタイムやホールドタイムを測定することが できるという利点がある。

【0084】第7の実施形態

図10は、本発明の第7の実施形態を示すタイミング調 整回路の構成図である。とのタイミング調整回路は、第 5,75,84,87に代えて用いられるものであり、 共通の要素には共通の符号が付されている。

【0085】とのタイミング調整回路は、図8のタイミ ング調整回路と同様に、ヒューズFiと抵抗Riとを直 列に接続し、このヒューズFiと抵抗Riとの直列回路 を5個並列に接続した遅延回路を有している。更に、こ の遅延回路の出力側に、第1及び第2の反転増幅部(例 えば、インバータ) IVI, IV2が縦続に接続されて いる。

【0080】また、この半導体集積回路から出力データ 40 【0086】インバータIV2は、NMOS101とP MOS102とで構成され、これらのNMOS101と PMOS102のゲートがインバータIV1の出力側に 共通接続されている。NMOS101とPMOS102 のソースは、それぞれ電源電位VDD及び接地電位GN Dに接続されている。また、NMOS101とPMOS 102のドレインは出力ノードN1に接続され、この出 カノードN1に、例えば内部入力クロック信号CLKI 等のタイミング調整されたクロック信号が出力されるよ うになっている。

【0081】各データ入出力部80-0~80-nのタ 50 【0087】更に、このタイミング調整回路は、NMO

ない。異なるディメンジョンのトランジスタを設けると とにより、少数のトランジスタで広範囲の駆動能力を設 定することができる。

【0092】(e) 図5におけるキャパシタ50a~

26

S103a, 103b、及びPMOS104a, 104 bを有している。NMOS103a、103bのソース は、電源電位VDDに接続され、ゲートはNMOS10 1のゲートに共通接続されている。そして、NMOS1 03a、103bのドレインは、それぞれヒューズ10 5a、105bを介して出力ノードN1に接続されてい る。一方、PMOS104a104bのソースは、接地 電位GNDに接続され、ゲートはPMOS102のゲー トに共通接続されている。そして、PMOS104a, 104bのドレインは、それぞれヒューズ106a, 1 10 成容量を設定することができる。 06bを介して出力ノードN1に接続されている。 【0088】各ヒューズFi, 105a, 105b, 1 06a, 106bは、ヒューズF1~F5とともに、半 導体基板上の所定の切断領域に配置されており、半導体 ウエハの製造工程における試験時にレーザ切断装置によ って個別に切断するととができるようになっている。ま た、抵抗Riは、同一の抵抗値を有している。そして、 ヒューズFiの切断によって、このタイミング調整回路 の合成抵抗を変化させ、クロック信号の遅延時間を調整 することができるようになっている。

50 cの数は、3個に限定されない。多数のキャパシタ を設けることによって更に微調整が可能になる。また、 これらのキャバシタの各容量値は同一である必要はな い。例えば、1,2,4,…にウエイト付けした容量値 を使用することにより、少数のキャパシタで広範囲の合 (f) 図6における制御部55,56の数は、2個に

【0089】また、ヒューズ105a、105b、10 6a. 106bの切断によって、インバータ IV2の駆 動能力を調整することができるようになっており、この 駆動能力の調整によって更にクロック信号の遅延時間の 微調整ができるようになっている。その他の構成は、第 7の実施形態と同様であり、同様の作用及び効果を有す る。更に、この第8の実施形態のタイミング調整回路で は、遅延回路の後段にインバータ 1 V 1、 1 V 2 を設け ているので、遅延回路によって鈍ったクロック信号の波 形を整形して出力することができるという利点がある。 【0090】なお、本発明は、上記実施形態に限定され ず、種々の変形が可能である。との変形例としては、例 えば、次の(a)~(o)のようなものがある。

限定されない、更に多数の制御部とそれに対応するNM OS及びPMOSを設けることにより、微調整が可能に 【0093】(g) 制御部55,56の構成は、図6

に示した回路に限定されない。ヒューズを切断すること

36a~36cの数は、3個に限定されない。多数の抵 抗を設けることによって更に微調整が可能になる。 (b) 図1中の抵抗36a~36cの各抵抗値は同一

である必要はない。例えば、1,2,4,…にウエイト

付けした抵抗値を使用することにより、少数の抵抗で広

範囲の合成抵抗を設定することができる。

(a) 図1中のタイミング調整回路36-0等の抵抗

によって、NMOS及びPMOSをオンまたはオフ状態 に設定することができるものであれば、どのような同路 でも同様に適用可能である。 20 (h) 入力クロック部60、及び出力クロック部70 の構成は、図7に示した回路に限定されない。例えば、

【0091】(c) 図1中のタイミング調整回路36 -0等のパターンは、同図(b), (c)や図3に示し たものに限定されない。集束イオンビーム装置を用いて 回路修正が可能なパターンであれば。どのようなパター ンでも適用可能である。

単なるバッファアンプ64、74のみでも良い。 (i) 図7中のデータ入出力部80内のタイミング調 整回路84の調整範囲を大きくして、入力クロック部6 0内のタイミング調整回路65を省略することも可能で ある。

(d) 図4におけるNMOS41a~41c、及びP MOS42a~42c等のトランジスタの数は、それぞ れ3個に限定されない。多数のトランジスタを並列に設 けることによって更に微調整が可能になる。また、これ

【0094】(j) 図7中のデータ入出力部80内の タイミング調整回路87の調整範囲を大きくして、出力 クロック部70内のタイミング調整回路75を省略する 30 ととも可能である。

(k) データ出力タイミングにマージンがある場合に は、図7中のデータ入出力部80内のタイミング調整回 路87を省略することも可能である。

(1) 図7中のデータ入出力部80内の入力手段及び 出力手段として、FF83、86を用いているが、FF に限定されずその他のデータラッチ回路を用いることも

【0095】(m) 図7中の切替スイッチ85の構成 は。図示したものに限定されず、論理ゲート等を用いた 40 ものでも良い。

(n) 図7中のタイミング調整回路65,75,8 4,87は、図8または図10のものに限定されない。 また、それぞれ必要な調整範囲を確保できるものであれ ば良く、すべて同一の構成にする必要はない。

(o) 図1及び図7の半導体集積回路は、それぞれ内 部論理回路37、90を有しているが、半導体メモリ等 に対しても同様に適用可能である。

[0096]

【発明の効果】以上詳細に説明したように、第1の発明 らのトランジスタのディメンジョンは同一である必要は 50 によれば、直列素子または並列素子の接続または切り離

しによって入力クロック信号の遅延時間の相違を調整す ることができる入力クロック供給手段を備えているの で、各入力手段に対して同一位相で内部入力クロック信 号を供給することができる。第2の発明によれば、第1 の発明の入力クロック供給手段の調整用の直列素子また は並列素子を回路修正用領域に配置しているので、回路 修正装置を用いて容易に接続または切り離しの調整を行 うことができる。

【0097】第3の発明によれば、第1の発明の入力ク ロック供給手段に、第1のヒューズを切断することによ 10 号を得ることができるという効果がある。 って反転増幅部に対する供給電力を減少させる第1の制 御部と、第2のヒューズを切断することによって反転増 幅部に対する供給電力を増加させる第2の制御部とを設 けている。これにより、ヒューズを切断するだけで反転 増幅部の駆動能力を増減できるので、回路修正装置より も簡単な回路切断装置によって容易に入力クロック信号 の遅延時間の相違を調整することができるという効果が ある。

【0098】第4の発明によれば、モード信号の指定に よって入力手段に保持している入力データを、出力デー 20 タとして出力手段に折り返し出力するデータ折り返し手 段を有している。これにより、入力データが入力クロッ ク信号に同期して正しく入力されたか否かを判定すると とができるので、入力クロック供給手段及び出力クロッ ク供給手段のタイミング調整を容易に行うことができる という効果がある。

【0099】第5の発明によれば、第4の発明の入力ク ロック供給手段に、切り離し可能な複数の遅延素子を設 けている。これにより、遅延時間に応じた数の遅延素子 を切り離すことにより、容易に各入力手段に対して同一 30 位相で内部入力クロック信号を供給することができると いう効果がある。第6の発明によれば、第5の発明の入 カクロック供給手段における複数の遅延素子の出力側 に、ヒューズ切断によって駆動能力を制御できる反転増 幅部を設けている。これにより、更に遅延時間の調整範 囲を拡大できるとともに、波形整形された内部入力クロ ック信号を得ることができるという効果がある。

【0100】第7の発明によれば、第4~第6の発明に おける出力クロック供給手段に、切り離し可能な複数の 遅延素子を設けている。これにより、遅延時間に応じた 40 数の遅延素子を切り離すことにより、容易に各出力手段 に対して同一位相で内部出力クロック信号を供給すると とかできるという効果がある。第8の発明によれば、第 7の発明の出力クロック供給手段における複数の遅延素 子の出力側に、ヒューズ切断によって駆動能力を制御で きる反転増幅部を設けている。これにより、更に遅延時 間の調整範囲を拡大できるとともに、波形整形された内 部出力クロック信号を得ることができるという効果があ

【0101】第9の発明によれば、第4~第8の発明に 50 ミング調整回路

おける入力クロック端子と入力クロック分配手段との間 に、切り離しにより調整可能な複数の遅延素子による第 1の遅延手段を設けている。これにより、入力クロック 信号の遅延時間を一律に調整することができるという効 果がある。第10の発明によれば、第9の発明の入力ク ロック供給手段における複数の遅延素子の出力側に、ヒ

ューズ切断によって駆動能力を制御できる反転増幅部を 設けている。これにより、更に遅延時間の調整範囲を拡 大できるとともに、波形整形された内部入力クロック信

【0102】第11の発明によれば、第4~第10の発 明における出力クロック端子と出力クロック分配手段と の間に、切り離しにより調整可能な複数の遅延素子によ る第2の遅延手段を設けている。これにより、出力クロ ック信号の遅延時間を一律に調整することができるとい う効果がある。第12の発明によれば、第11の発明の 出力クロック供給手段における複数の遅延素子の出力側 に、ヒューズ切断によって駆動能力を制御できる反転増 幅部を設けている。これにより、更に遅延時間の調整範 囲を拡大できるとともに、波形整形された内部出力クロ ック信号を得ることができるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施形態を示す半導体集積回路 の構成図である。

【図2】従来の半導体集積回路の構成図である。

【図3】本発明の第2の実施形態を示すタイミング調整 同路の構成図である。

【図4】本発明の第3の実施形態を示すタイミング調整 回路の構成図である。

【図5】本発明の第4の実施形態を示すタイミング調整 回路の構成図である。

【図6】本発明の第5の実施形態を示すタイミング調整 回路の構成図である。

【図7】本発明の第6の実施形態を示す半導体集積回路 の構成図である。

【図8】図7中のタイミング調整回路65,75,8 4.87の一例を示す構成図である。

【図9】図7の調整時における動作を示すタイミングチ ャートである。

【図10】本発明の第7の実施形態を示すタイミング調 整回路の構成図である。

【符号の説明】

31, 61 入力クロック端子

 $32-0\sim32-n$. 81 入力端子


33 バッファアンプ


 $34-0\sim34-n$, 83, 86 FF (71) ロップ)


35,66 入力クロック供給路

 $36-0\sim36-n$, 65, 75, 84, 87 タイ


(16)29 36a~36c 抵抗 *60 入力クロック部 $36d\sim36f$, $43a\sim43c$, $44a\sim44c$ 出力クロック部 70 ギャップ 7 1 出力クロック端子 37, 90 内部論理回路 76 出力クロック供給路 $41a \sim 41c$, 51a, $53a \sim 53c$ NMOS 80 データ入出力部 $42a\sim42c$, 51b, $54a\sim54c$ PMOS 8 2 出力端子 45, 51, 52, 55a, 55b, 56a, 56b, 8.5 切替スイッチ IV1, IV2 インバータ 88 制御端子 55,56 制御部 R 1~R5 抵抗 55d, 56d, F1~F5 ta-x *****10 【図1】 [図2] (35: 入力クロック供給路 -36-0: タイミング**国連回路** MOD 37 ダミー出力 売生 買 第









本売明の第1の実施形態の半導体集積四路



従来の半導体維養国路





【図4】




1CLK 48 CLK1 492 1500 47 492 1500 1 500 1 500 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 500 1 50

本売明の第4の実施形態のタイミング調整回路





[図10]



フロントページの続き

(51)Int.Cl.⁷

識別記号

FΙ

ターマコード(参考)

H03K 5/15

H03K 5/15

G

(72)発明者 田邉 哲也

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

Fターム(参考) 58079 BA20 BB10 BC03 CC02 DD06

DD08 DD13 DD20

5F038 AV03 AV17 BE08 CD06 CD08

CD09 EZ20

5F064 BB01 FE47 EE54 FF05 FF09

FF27 FF28 FF32 FF41 FF42

5J001 AA00 AA05 AA11 BB05 BB07

DD05

5J039 EE10 EE27 KK10 KK13